Merci à tous, quand vous voulez pour le vin en Belgique
[MODE MAL DE TÊTE]
succinctement ce que je fais :
Avant si tu avais plein de processeur dans une seule puce, ils communiquaient via des bus/bus hiérarchiques ou connexions point à point. Mais si tu as 100 processeurs en même temps ca devient la merde (bus : un qui parle à la fois, point à point : imagine les connexions
).
Donc, maintenant on fais communiquer tous ces processeurs via un réseaux embarqué (Network on Chip : NoC). C'est à dire, dans la même puce contenant les processeurs, il y a un réseau constitué de routeurs. Les processeurs dialogues entre eux en envoyant des paquets de données dans ce réseau. Les routeurs achiminent ces paquets en respectant des algorithmes de routages etc... Ces réseau sont facilement extensible niveau taille et topologie et ont des bandes passantes énormes.
Et les puces que j'utilise sont des FPGA de chez Xilinx. (Les fpga sont des circuits contenant des architecture électronique). La technologie de Xilinx permet, en cours de fonctionnement, de modifier une zone interne du circuit sans que l'on modifie, ou impacte, le reste du fonctionnement de la puce.
En gros imagine ton téléphone dans ta poche : 2 processeurs sur ta puce. T'as un appel en visioconf, paf reconfiguration et 8 processeurs. (économie d'énergie, etc...)
Moi ce que je fais, c'est rendre ces architectures sûr de fonctionnement, en trouvant des techniques de fiabilisation nouvelles pour ces NoCs.
Empêcher les erreurs. S'il y en a, les détecter et les localiser. Les corriger. Isoler des éléments fautifs, ou reconfigurer les zones fautives.
[/MODE MAL DE TÊTE]